賽揚(yáng)352顆顆超5GHz 測(cè)試成績(jī)首度曝光

　　5月28日，Intel正式發(fā)布了采用Cedar Mill核心，65nm工藝，512KB L2緩存的賽揚(yáng)D處理器。發(fā)布初期只限于較高端的型號(hào)，包括Celeron D 352 (3.2GHz/512KB L2/533MHz FSB)和Celeron D 356 (3.33GHz/512KB L2/533MHz FSB)兩款，預(yù)計(jì)每千顆定價(jià)分別為79美元及89美元。早先，Celeron D 356已經(jīng)在日本零售市場(chǎng)開賣，而最近更低端的Celeron D 352在臺(tái)灣地區(qū)已經(jīng)現(xiàn)身，據(jù)網(wǎng)友測(cè)試發(fā)現(xiàn)，該處理器和356一樣具有驚人的超頻能力。

　　首先，我們?yōu)槟榻B一下新Celeron D的核心Cedar Mill（具體可參看《AMD終于落后了!65nm新核心P4全面測(cè)試》一文。Cedar Mill作為新一代P4核心，實(shí)際上并不是一種新的架構(gòu)，他完全沿用了Prescott核心的設(shè)計(jì)，所以性能上并沒有提升。不過(guò)由于采用了先進(jìn)的65nm制造工藝，使得發(fā)熱量大幅下降，2MB L2緩存也讓其性能備受期待。下面我們來(lái)看看Cedar Mill核心具備哪些新技術(shù)。

● 繼續(xù)使用“應(yīng)變硅”技術(shù)

    在Cedar Mill當(dāng)中Intel繼續(xù)使用其“應(yīng)變硅”技術(shù)來(lái)控制高頻工作下的漏電流，而不是SOI。應(yīng)變硅的技術(shù)原理是將在MOS管的柵極下溝道處的硅原子的間距加大，減小電子通行所受到的阻礙，也就是相當(dāng)于減小了電阻，當(dāng)MOS管打開的時(shí)候電流就會(huì)更順利地沿著拉伸方向在源極和漏極之間流動(dòng)，這樣一來(lái)半導(dǎo)體器件發(fā)熱量和能耗都會(huì)降低，而運(yùn)行速度則得以提升。

● 晶體管“深度睡眠”技術(shù)

    另外，Cedar Mill和Presler（65nm雙核）核心都能夠自動(dòng)關(guān)閉未使用的晶體管（包括部分緩存區(qū)域和其他功能模塊），或者說(shuō)是使這部分晶體管處于深度睡眠狀態(tài)，而Intel稱喚醒這部分晶體管所需時(shí)間非常短不會(huì)造成性能上的延遲。

● 65nm工藝8層銅互連技術(shù)攻克

 從處理器外觀上看不出來(lái)P4 Cedar Mill和P4 Prescott有什么區(qū)別

● TDP（設(shè)計(jì)功耗）降低：

    相比早先的Prescott核心，Cedar Mill(3.0到3.6GHz)的設(shè)計(jì)功耗從95瓦下降到了86瓦，而通過(guò)我們的實(shí)際測(cè)試，在滿負(fù)荷情況下Cedar Mill的功耗比Prescott（同為2MB二級(jí)緩存）下降了20%，由此以來(lái)Intel在處理器“每瓦特性能”對(duì)比中與AMD差距進(jìn)一步縮小。

　　采用Cedar Mill的新Celeron，具備了P4級(jí)處理器1/4容量的L2緩存，也就是512KB，這對(duì)Celeron系列來(lái)說(shuō)可以說(shuō)是個(gè)相當(dāng)大的突破。測(cè)試中顯示，P4處理器緩存由1MB升級(jí)到2MB，性能提升并不是很大，這顯然是受核心架構(gòu)的限制。但對(duì)于本就緩存容量有限的Celeron來(lái)說(shuō)，256KB到512KB的提升，絕對(duì)是相當(dāng)有意義的一步。

　　先前針對(duì)新賽揚(yáng)的文章主要集中于Celeron D 356身上，而352的實(shí)力則不為人知，今天臺(tái)灣網(wǎng)友jeffchen在論壇發(fā)表了自己Celeron D 352的測(cè)試成績(jī)，我們一起來(lái)看看。